数字pad的去窄脉冲电路如何实现

一个接受外部复位信号的数字pad上想集成一个滤波电路，要求能够滤除小于100ns的脉
冲，复位信号是低电平复位。这个电路应该如何实现，算了一下直接用rc好像需要的面
积比较大，如果用组合逻辑实现可不可以？哪位做过类似的电路，指导一下，多谢了！

跟频率有关，如果内部时钟100M，那也就4个触发器大小，可以胡略吧。

nod，想弄个不需要时钟的，刚仿了两级RC加施密特触发器的方法，电阻每个20k，电容
每个2pf，这样面积太大了。看来只能寄希望于组合逻辑电路了

用miller电容试试？在反相器输入输出中间加个电容？

至少用不到2pf那么大的电容，具体得用多少仿仿就知道了

用一个l很大的inverter，驱动一个l和w都很大的inverter作为delay单元，合理的设计可以用很小的代价得到较大的delay。
完了用delay后的信号和原始信号做一下逻辑，貌似就可以完成你的功能了。0.18um工艺应该可以在30um x 30um以内完成。

这个...电阻太小、电容太大了吧，
为什么不可以选择电阻200k电容0.2pF呢？还省电。