问一下用DFF怎么搭一个三分频的电路啊

参考“2.4GHz动态CMOS分频器的设计”
里面有提到：动态2/3分频电路的逻辑和具体电路结构

use a 6-state FSM if 50% duty cycle required

如果做占空比50%的分频电路，我理解的这个是要用到clk的上升沿和下降沿分别计数

两个D触发器
D1n+1=!Q2n
Q1n+1=D1n
Q2n+1=D1n and !Q2n
|~~~~~~~~~~~~|~~~~~~~~~~~~~~|
|   |~~~~~~| |__|~~~~~~~|   |
|---|D1  Q1|----|D2   Q2|   |
    |      |    |     __|   |
   ->CK    |   ->CK   Q2|___|
     ~~~~~~~    ~~~~~~~~~
EXCEL算了一下：
D1  Q1n+1=D1  Q2n+1=Q1n*!Q2n
0       0       0
1       0       0    //1
1       1       0    //2
0       1       1    //3
1       0       0    //1
1       1       0    //2
0       1       1    //3
1       0       0
1       1       0
0       1       1
1       0       0