微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > ISE原理图命名问题

ISE原理图命名问题

时间:10-02 整理:3721RD 点击:
关于自动生成的原理图元件命名,我的代码是Xpower[1 dwonto 0] <= X1[1 downto 0] + X2[1 downto 0] + X3[1 downto 0];ISE生成的原理图见附件,然后这些LUT比如Madd_X1[1]_X3[1]_add_1_OUT_lut<0>11的命名规则是什么呢,或者哪里可以查到
这些规则? 
谢谢各位!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top