请教各位大大，Verilog中inout双向端口的用法

由于要用FPGA与usb通信。FPGA数据线用的inout双向端口。在网上找到了使用双向端口的代码和FPGA的IO结构。
现在我的问题是：
1、为什么代码里的双向IO口和实际电路IO结构不同，我要怎么样直接使用实际上的io结构?
     代码里控制输入，直连输出；实际结构是控制输出，直连输入
2、如果我要用代码里的这种结构，我的输入、输出端口应该接给谁?
    比如module fpga_usb(inout[15:0] data);
          我在引脚分配里面把这个data分配给了连着usb数据脚的引脚，那我的input、output又该接什么
希望各位大大不吝赐教

FPGA中的IO， 在input/ output的时候，加上了DFF， 作用就是，
当你的输出逻辑为DFF输出时，会将该DFF默认布到这个IO处，可以增加片外  output delay 的余量
当你的输入逻辑进来后使用DFF打一拍的话， 也会将该DFF 默认布到该IO处，可以增加片外input delay 余量。
实际功能跟你上面那副图的IO功能是一致的，只是多了FPGA 布局布线的时候的一些优化而已。

   谢谢了，我大致弄懂了。那个input output应该接到FPGA的另一个模块上，inout接数据线