微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 为什么寄存器堆一般采用SRAM进行搭建不采用触发器搭建

为什么寄存器堆一般采用SRAM进行搭建不采用触发器搭建

时间:10-02 整理:3721RD 点击:
请教各位大神,为啥寄存器堆RF一般采用SRAM去构建,而不是采用D触发器构建,除了面积的考虑还有其他因素吗,感觉采用Verilog简单描述,然后自动综合采用D触发器设计更简单啊

寄存器少时区别不大,当寄存器堆达到几K个bit或更多时,面积就不是相差一点两点了

面积啊

面积和timing都是有差距的,产生mem的时候,类型一般是rom sram regfile,最后一种就是纯寄存器搭建的,你可以比较下同样的规模的sram 和 regfile的lib文件就知道了



   谢谢,面积应该差距比较大,regfile timing延时会变大吗?时序分析这块接触太少了,彻底的小白,我能理解的是面积会变大,但是延时应该变小?没有具体去看lib,手头上的库不全,没有mem的编译库


regfile 延时也会大,一般只有位宽和深度到一定规模才会用sram,小位宽和深度的sram是generate不出来的,regfile却可以


非常感谢,我这里是应用到处理器中的寄存器堆的,32*32bit,总共128Byte

学习了!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top