微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > altera的ddr 控制器工作不稳定

altera的ddr 控制器工作不稳定

时间:10-02 整理:3721RD 点击:
不知道大家有没有碰到过类似的问题,ddr 控制器的local_init_done刚开始是拉高的,说明ddr控制器是正常工作的,正常运行一段时间之后,工程不跑了,发现local_init_done信号已经拉低,看了一下芯片的核电压挺稳定的,是不是需要对这个ip核进行时序约束,如果需要的话,该如何约束,还请各路大侠指点一二,感激不尽!

没有遇到过这种情况,建议测量一下复位信号,看看复位信号是否正常?



复位正常的


lz,你的这个问题解决了吗,我也遇到了这样的问题,可以帮忙分析一下原因吗?

是不是内部core设置的问题呢?有些引脚没有设置对呢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top