微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 提升运行电压,对建立时间和保持时间不准确有没有改善效果?

提升运行电压,对建立时间和保持时间不准确有没有改善效果?

时间:10-02 整理:3721RD 点击:
看到一道题目

对建立时间是有改善的



   是吗?详细说说?

提升电压,有利setup,不利hold。
简单理解就是,电压越高,电子流速越快,门电路延时越小。玩超频的都是在加压降温嘛

感谢告知分享

谢谢,感觉要学的还有很多



谢谢!   能否再请问一个问题,对于同步接口的设计,需要对同步输入信号约束什么?对同步输出信号约束什么?



   谢谢!   能否再请问一个问题,对于同步接口的设计,需要对同步输入信号约束什么?对同步输出信号约束什么?


input delay和output delay,分别关联到同步时钟上。



   好吧 我以为具体约束有什么要求呢。没想到就是inpudelay和outputdelay。感谢。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top