PLL生成时钟的相位问题

时间：10-02 整理：3721RD 点击：

我用PLL生成两个时钟，CLK，CLK_180，相位相差180.我用CLK_180的下降沿和CLK的上升沿有区别吗?

如果你整个设计中，都用clk_180来作为时钟的话，其实没有区别。如果你有某一部分的逻辑，是用clk输出，用clk_180来采样的话，理论上说PLL控制这两者的输出频率是完全一致，并且在PLL的输出端严格相差180度，可是如果你在逻辑采样点认为clk上升沿和clk_180的下降沿完全一致的话，恐怕不完全准确，因为如果对于某一个逻辑块来说，这两个时钟走线到这里的skew恐怕是不一样的，在这一个逻辑块中，认为这两者是同一个时钟来约束的话，可能还是有风险。当然，没有研究过是否FPGA的工具会严格保证他们的skew。

谢谢

上一篇：图像Bayer模式下寻找最亮点
下一篇：提升运行电压，对建立时间和保持时间不准确有没有改善效果？

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类