Vivado下实例化HDL代码

时间：10-02 整理：3721RD 点击：

刚开始用Vivado，发现找不到ISE中生成实例化模板的选型了，只能自己写。在网上搜索了一下，几乎没有给出答案，最终在Xilinx官网找到了解决方案：

Install the Designutils app in the Tcl Appstore (Tools -> Xilinx Tcl Store) if it has not been previously installed.

The module should be set as top-level.

When it is elaborated or synthesized:

Run "xilinx::designutils::write_template" to create a stub, template or testbench.
Run "xilinx::designutils::write_template -usage" for usage information.

详见：AR#58023。
官网给出的是Vivado 2014.1，经测试，之后版本都可用，只是不方便的是使用时要把被例化模块设置为顶层模块。

thanks for sharing

上一篇：Vivado FIFO-generator如何生成verilog的IP代码
下一篇：难道只有我一个人登录不上EETOP？

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类