微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > Vivado FIFO-generator如何生成verilog的IP代码

Vivado FIFO-generator如何生成verilog的IP代码

时间:10-02 整理:3721RD 点击:
想在Vivado中使用FIFO-generator生成一个FIFO,但是发现生成的IP接口是VHDL的,但是工程中其他代码都是Verilog的,请问如何生成Verilog的FIFO?谢谢!

在ISE中,两种语言可以交叉例化,不知道VIVADO还可不可以,不过估计还可以。所以,你在其他verilog文件例化FIFO时,直接按例化verilog文件时例化就可以了。


网上找到的资料也是说IP实例化模板(IP Instantiation Template)中给出的.veo文件进行例化,正在尝试。


thanks for sharing

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top