PCI DMA Initiator读方式每次读请求后需重试多次

时间：10-02 整理：3721RD 点击：

xilinx pci ip核， Initiator读burst方式，存在两个问题，问题1、每次发送读请求后，返回disconnect without data ，然后重试读请求多次后才能正常读出正确数据，求助大神这个是什么原因造成的?
问题2、每次读取的数据最大为8个，然后data_vld就无效了，需地址加0x20H后重新请求读取数据，效率有点低啊，不会只支持最大8个32位数burst读取吧?

上一篇：求购FPGA板卡
下一篇：求助：ISE EDK上的clock generator报错，不知道怎么解决

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器