微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 如何修正时序约束中slack为负的问题

如何修正时序约束中slack为负的问题

时间:10-02 整理:3721RD 点击:
我已经在sdc文件中做了约束了create_clock -name {iclk_27M} -period 37.000 -waveform { 0.000 18.500 } [get_ports {iclk_27M}]但是它的slack还是负的 这个应该咋解决啊

这个要看具体那条路径不满足,具体问题具体分析

27M...还会有setup问题啊

是不是有两个时钟,是异步的,要设置一下才可以;
时钟本身是没有SETUP和HOLD的属性的

set_clock_groups -async -group {iclk_27M}

应该是异步时钟域造成的


恩恩 确实是两个异步的时钟,咋设置呢



   啊 果然写上就好了 谢谢啊



   请问一下我i2cclk的hold时间还是有问题,我是这样约束的create_generated_clock -name {i2cclk} -source [get_ports {clk_50M}] -divide_by 800 -master_clock {clk_50M} [get_nets {uut_da_config|i2cclk}]  ,你知道咋解决吗?  谢谢啊


异步的,不同源的要设置为“false”,相互之间没有关系;


哦 好的 谢谢了啊 你知道我上面说的那个错误是为啥吗? 就是那个i2cclk的hold时间还是有问题

你好,我现在也遇到这个问题了,两个时钟驱动添加约束怎么添加呢?跟你这个很相似,希望你能帮忙回答一下

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top