微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 延时不同

延时不同

时间:10-02 整理:3721RD 点击:
A,B,C为8位的整形,Z=A*B,Z=A*B+C,比较这两个设计的delay difference,in uint of gate。我认为是后者多了个加法器的延时?

看你用不用DSP吧,如果是DSP的话应该一样,因为DSP有乘累加的ALU。



   单纯的从电路的角度分析

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top