微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 异步FIFO和同步FIFO

异步FIFO和同步FIFO

时间:10-02 整理:3721RD 点击:
同步FIFO复位时的空满状态是既空又满,为什么异步FIFO设计时要空未满


我的理解是,同步fifo,不需要检测满,只需要检测空就可以了。

Fifo design  is in book digital integrated circuits by ronald mehler.
spelling just google it.



  可以啊,我记得至芯科技的李凡老师讲过,但是忘了...........


异步FIFO复位时也可以设置成既空又满是吧

XILINX的IP生成的同步FIFO默认复位时EMPTY为1,FULL为1。所以出现了复位为即空又满的情况。你只需要在生成IP的选项中把FULL复位值改为0。就没有这种情况了。


我的意思是,是不是设置FIFO复位时可以这样操作,这样操作的意义是写指针和读指针相同

当然可以了,只是这样感觉逻辑怪怪的。我反正每次都把reset时full设置为0了。



   好的

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top