微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 触发器为什么需要满足建立时间和保持时间

触发器为什么需要满足建立时间和保持时间

时间:10-02 整理:3721RD 点击:
关于建立时间和保持时间很多书上都是介绍概念,只是简单的说明如果这两个时间不满足就不能正确采样数据,但并没有说明不满足建立时间和保持时间是如何使数据不能正确采样。还有不满足建立时间和保持时间是如何产生亚稳态的。大家能不能从D触发器电路结构的角度来解释这两个问题。

不是有公式可以计算嘛!一般按照公式的解算一般都能满足时序要求的



   你说的没错,但我想问的是从D触发器结构的角度解释为什么需要满足建立时间和保持时间时序要求。



这是我以前看论文看到的,意思和原文差不多,自己论文也引用了,希望对你有帮助。



谢谢专门找这篇论文为我回答问题,我后来发现Digital Integrated Circuits A Design Perspective 那本书也有介绍建立时间和保持时间的,但此书上分析的保持时间为0。

see see

这个要顶

英文解释的很好,谢谢小编的分享


仔细看了一下,稍微理解了一点,谢谢分享!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top