clock gating的方法

做Clock gating的时候都是用工具自动插入门控时钟吗?
有没有实际项目中，是通过人工在RTL中来做clock gating的?比如在一个rtl  module中人工手动使用3、5个ICG。
实际的工程中，是否有手动在RTL插入ICG单元的必要呢

顶层间的门控一般都是自己做，自己写gating或者例化都可以，剩下的各个寄存器的门控一般都是在综合的时候自动插入，DC就有对应的门控时钟插入指令

一般会设置规则，根据寄存器的数量决定是否插入门控时钟

DC插入的门控主要是省面积，实际Idle时有没有Gate到要碰运气。

    谢谢，有价值的回答

   谢谢，有价值的回答

寄存器的数量是怎样控制的呢?