关于7系列部分可重构功能的问题

时间：10-02 整理：3721RD 点击：

有没有人研究过7系列的部分可重构功能：现有以下问题：按照流程做好一切步骤后，父配置可以一路正常运行直到生成bit；而子配置却无法通过implemention，报错如下：
[Common 17-70] Application Exception: Net CORE_XSDB.UUT_MASTER/U_XSDB_BUS_CONTROLLER/U_TIMER/D[0] has NULL ParentLH, netlist my be corrupted.
希望获得相关信息，至少这个报错可能是什么地方出现了问题

上一篇：关于vivado仿真的问题
下一篇：用赛灵思的开发板实现SATA协议

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器