微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > quartus II 10.0中建立时间和保持时间的问题

quartus II 10.0中建立时间和保持时间的问题

时间:10-02 整理:3721RD 点击:



想请问各位大侠这个图中的建立时间和保持时间怎么看了?这个图中与传统的建立时间和保持时间的波形图相差很大啊!求助大家了

同问!

看说明,好像是说被PLL采样以后的处理约束,就是那一段DATA之间的斜线区域,是要考虑一个最小延时和最大延时的范围,这个确实不是通常意义上的建立保持时间,我的理解是要把那个delay的范围变为一个点的时候,就是通常的建立保持时间了,但是因为通过PLL的时候可能存在一定的延时,所以才会有这样的约束要求。个人理解,不一定正确,只是通过分析它的说明得到的。

同请教 这个图看了半天就是看不懂

不错不错



    setup time和hold time到差

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top