用modelsim仿真Altera的FIR ip核 出现错误了 大家帮我改改

我用的是quartus 9.1和modelsim SE6.5 做的。quartus自己带的仿真器是能仿真成功的。但是用modelsim仿真却有问，如图大家帮我看看。

怀疑没有使用modelsim对qii的仿真库进行编译。
建议到网络找如何在qii下使用modelsim的软件按照流程走一下。

学学美语吧 不认识不行的

    这些我都做了

    你是说

这个吗? 我也是研究生了，英语4,6都过了，英语我还看不懂?况且这个库代开全是乱码！是不是我的quartus软件有问题啊?

仿真的文件应该是.vho或者.vo，而不是.vhd或.v，你的文件添加错了

    能说的具体点吗?

就用FIR核生成的VO文件就行了。其它都不用

把FIR生产在根目录下就可解决
别新建一个文件夹放生产的IP

你的系统一定是XP的系统，该问题为XP 系统漏洞所致，去网上下载个vcredist_x86，补一下就搞定了。

说的对，用的是VO或者VHO文件进行仿真

只添加.vo问价也报错，一些像oper_add的module 没有定义。请问如何解决

这个是由于现在的研究生 都只读一年书(一年也学不到啥)，很少去深究VHDL语言语法，
不会使用库，不会用原语库。
【库的编译和指定】
不论是 VHDL 或者 Verilog (Altera/Xilinx) 都一样，需要预编译器件和语法库。

altera的ip core都有库文件，在altera的安装目录下有，你把库文件也编译下就好了

不知道你是不是用modelsim独立仿真的，还是用quartus调用modelsim做的仿真；两个原因，
一： 在用quartus做ip核的时候， 一定要把产生的IP核文件放到总工程目录下，不要另创文件夹放，不然就会出现这个错误；
二：看你的图片应该更像是这种情况，模块的例化名不对，
你的例化名字有个后缀 _ast，代码中应该是这样的，如图一

；
’所以我猜想你编译出来的quartus文件 IP compounts应该是这样的，如图二

；
修改方法为 ， 把你的 verilog代码中 例化的 fir 模块名的后缀ast 去掉，如图三

；
再次编译后 IP compounts 界面变成了这样，如图四

，再次编译后就可以仿真了。