PT生成sdf文件反标问题

时间：10-02 整理：3721RD 点击：

利用PT对包含有IP 模块的网表进行时序分析并生成相应的sdf文件，sdf文件中关于IP 模块data输出相对于clk沿的IOPATH信息缺失，我查看过了IP对应的lib文件， lib文件中data为数据输出端，clk为时钟输出端（该时钟由内部的pll产生），而且lib文件中描述有data相对于clk时钟沿的输出延时信息，我在利用PT进行report_timing时，该延时信息显示正常，可生成的sdf文件一直反标不成功，请问这是什么原因? 该怎么解决呢?

data点上的formality过了吗?

formality过了，没有问题。我后来做过一下尝试，我把IP的时钟clk端口由output改成inout后重新跑PT，生成的sdf文件中该IP 模块data输出相对于clk沿的IOPATH信息可以成功反标出来，但是此时相应的fm验证报告clk端口点处fail.

我一直有个疑问，尽管clk是IP内部产生时钟，data为IP内部的clk时钟域输出，两者之间确实存在这种IOPATH时间关系。但该IP的时钟clk为output, data也为output，对应的lib文件中标注两个output端口之间的延时查表信息，这样的描述在生成sdf文件时候行的通吗?

上一篇：xinlinx VC707 板子 bit文件永久烧入
下一篇：Xilinx FPGA开发板存储器的最大带宽怎么计算

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类