ISE14.4，spartan-6怎么产生扩频时钟啊？哪位大大来说说

时间：10-02 整理：3721RD 点击：

单板用了FPGA提供LVDS时钟给其他单板作为板间通讯时钟，想减少时钟辐射。看有介绍说可以用扩频时钟的方法来处理。所以想尝试下，看了XAPP1065资料的介绍，可以用DCM_CLKGEN来生成扩频时钟。ISE版本是14.4，应该是可以的。
通过core_generator，调出clocking wizard，然后选用DCM_CLKGEN。但是没有spread_spectrum相关的设置啊。XAPP1065里说的参数，CENTER_LOW_SPREAD,CENTER_HIGH_SPREAD，啥的都没有啊，那怎么产生扩频时钟呢?

上一篇：问两个dc综合的问题
下一篇：MIG IP核状态机控制用户接口

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器