Formality 验证 standcell 电源地出现undriven

时间：10-02 整理：3721RD 点击：

各位大牛：          最近项目中做PNR后面的Ｆｏｒｍａｌｉｔｙ　验证中出现下面几个问题：
　　　　项目设计里面带有两个模拟的ＩＰ和一个控制器模块。　
　　　１：　用综合后的ｎｅｔｌｉｓｔ　和ｒｔｌ对比，对比结果没有问题（中间有读入工艺厂的标准单元库）。
　　　２：　用ｐｎｒ后的netlist 和综合过后的netlist 做对比,（DC之后的netlist设置为Reference/PNR 之后的netlist 设置为             Implamentation）,这个时候出现个有意思的问题，就是报告Implementation 里面的standcell 会出现VDD/VSS的pin, 而且是undriven的，这样cell的输出也就是X，这样每一级都是x,导致对比失败。
         问题1：这个问题怎么解决，查了手册也没有查到怎么解决的方法?
         问题2：为什么pnr 和综合之后的netlist 对比会有VDD/VSS 的undriven? 为什么DC之后的netlist 和rtl对比就没有、VDD/VSS的pin的错误报告?
         望大牛们解答，谢谢

要后端PR吐不带power/gnd的网表给你即可

后端是我自己做的，导出的netlist 是不带VDD/VSS 的

既然如此，VDD/GND从哪里冒出来的?db文件读错了?确认formality读的是DC综合时使用的db文件

上一篇：求教nLint的license起不来，vcs和verdi的可以
下一篇：请教关于锁存器的问题

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类