微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 后仿真,时序仿真和门级仿真是不是一个意思?

后仿真,时序仿真和门级仿真是不是一个意思?

时间:10-02 整理:3721RD 点击:
后仿真是对版图提取了寄生参数以后考虑了互联延迟进行的仿真。门级则不考虑互联延迟,而只考虑了器件的延迟。至于你所问的时序仿真应该是利用模拟仿真测量建立保持时间是否满足哦?这个我就不是很清楚了,你的问题我没有看明白

时序仿真又称为后仿真,是选择具体器件并布局布线后进行的包含定时关系的仿真,主要验证是否满足时间约束关系、延时、最大工作频率和消耗的资源等。门仿真就不清楚了,可能是前仿吧

后仿真,同于门级仿真
时序仿真,指的是STA,静态时序分析

后仿真,同于门级仿真
时序仿真,指的是STA,静态时序分析

前仿真:纯语言仿真,不带任何器件信息。
后仿真:带有器件信息的仿真。

路过。

学习,学习!



   xiexei fen xiang

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top