求大侠指导 XILINX A7系列 Failed Timing
时间:10-02
整理:3721RD
点击:
该项目的目的是从相机取过来数据, 然后缓存到DDR3, 再在VGA上显示, 建了个MIG控制器, 但是在DDR3_top文件中将MIG控制器的app_rd_data信号传输给ddr3_top的输出信号也就是o_vga_data时报错 时序错误
- //与VGA输出对接模块
- input i_vga_addr,
- output o_vga_data_valid, //vga读ddr数据
- output [255:0] o_vga_data,
-
- output [3:0] state //观察
- );
-
- wire [27:0] app_addr;
- wire [2:0] app_cmd;
- wire app_en;
- wire [255:0] app_wdf_data;
- wire app_wdf_end;
- wire app_wdf_wren;
- wire [31:0] app_wdf_mask;
- wire app_rd_data_valid;
- wire [255:0] app_rd_data;
-
- assign o_vga_data = app_rd_data;
- assign o_vga_data_valid = app_rd_data_valid;
-
不能沉了啊 求大侠指导