求助，dspbuilder fft ip核流模式输出信号为0

时间：10-02 整理：3721RD 点击：

求助大神，本人用dspbuilder做的fft ，用的流模式，输入时序我对照时序图都对了，复位信号reset是比其他信号先置高电平，sink-valid是和sinksop一起置高电平的，但是输出 exp real imag 都是0，source error显示0和-1，为什么? 求助[attach]691741[/attach][attach]691740[/attach]

上一篇：FIFO IP核最后一个数据读不完，怎么回事？
下一篇：问个仿真奇怪的问题

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器