Xilinx的IOBUFDS
当T=1的时候，IOBUFDS执行的是输入的功能，就是将IO和IOB的信号传到I。但是，当IO和IOB都是1'bz时，I的仿真结果为1'bx，是不定态。不知道这个对于实际电路有没有影响?以及有没有办法让仿真的时候不出现不定态呀?这个会对后续逻辑有影响啊……
请高手们指点啦，多谢多谢！
纠正一下：请注意图中I和O的方向，I是from fpga， O是to fpga；所以我认为，当T=1的时候，iobufds执行输入的功能，应该是IO和IOB连接到O的buffer上
是的是的，写错了……应该是O，于是呢?您知道怎么消除不定态吗?
它这个写的O是no change，但仿出来是X，是不是可以不理这个X呢?
当T=1的时候，输出buffer关闭，此时IOBUF应该作为输入呀，所以此时IO和IOB应该是输入信号才对，输出为O，I不关心。我说啦，之前写错了，现在不关心I了，我仿的是O为不定态……
那你T=1的时候 IO和IOB给数了么
这个由不得我呀，接口是啥就是啥，有时候有数据，有时候俩都是高阻。我问的就是IO和IOB都是高阻的时候，O仿真结果为不定态。
说的就是仿真，你仿真的时候不给输入值，那输出肯定是x了
可实际的波形就应该时有时无的呀。 那不管仿真了，实际用的话，在输入信号为高阻时，会不会有问题呢?还是像手册说的no change?
你还是没理解仿真和实际的区别；比方说在Xilinx的器件里边，每一个DFF在上电后都是有一个确定的状态的0或者1，但是在仿真的时候，你如果不给DFF赋初值，那么DFF在最初的时候就是x。 至于你说的两个输入IO和IOB都为高阻的情况，首先我不是搞硬件的，我不知道会不会差分对的两个输入都为高阻，但我个人觉得不会；其次，以手册为准。
感谢您的回答。首先，这个是输入buffer，还没有到寄存器，所以没办法给初值。
其次，我的应用是DDR3，所说的双向差分信号就是dqsp和dqsn，在既没有读命令又没有写命令的情况下，dqs貌似确实是高阻的。
如有不对的地方，欢迎指正。
学习中 来看看
学习中 来看看
自己写DDR3控制器效率如何
very good
11111111111111111111111111111111144444444444444444444444444