微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > set_input_delay -add_delay作用

set_input_delay -add_delay作用

时间:10-02 整理:3721RD 点击:
对于一个input port设置两个input delay,如下:
set_input_delay 2 [get_ports A] -clk [get_clocks clka]
set_input_delay 1 [get_ports A]  -clk [get_clocks clkb] -add_delay

请问这种设置的意义是什么?是不是说如果A驱动clka时钟域的DFF,那么就用2ns的delay分析;而如果驱动clkb时钟域的DFF,就用1ns delay去分析?

是的,就是這個意思

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top