微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > set_fanout_load与set_max_fanout

set_fanout_load与set_max_fanout

时间:10-02 整理:3721RD 点击:

    大家好!我在学习set_fanout_load与set_max_fanout这两条命令的过程中,感觉很疑惑。在前辈的博客中看到,对于一个cell来说,输出端口具有max_fanout属性,输入端口有fanout_load属性。所以觉得对于输入端口应该用set_fanout_load来约束,而对于输出端口应该用set_max_fanout来约束,而在DC的User Guide中,却看到:
    set_fanout_load:Sets the fanout_load attribute to a specifiedvalue on specified output ports of the current design.
     set_max_fanout:Sets themax_fanout attribute to a specified value on specified input ports and/ordesigns.
     请问这应该怎么理解呢?

这么奇怪啊,我也困惑了

应该这样理解set_max_fanout设置在input上,是通知DC该Cell上一级Cell的output max_fanout是N,则该级选用的Cell的input的load不能大于N。
set_fanout_load设置在output上的N,是通知DC该Cell下一级的Cell的input的load是N,则选取该Cell时它的max_fanout要大于N+已知load。



    DFADFASDFASDFASDFASDFSDFASD

xie xie lou zhu

set_fanout_load 几乎不用了
就用
set_max_fanout 设下DRC limit就行了

set_max_fanout is used for DRC fixing checking, and it is used for the design (every cell inside the design)
set_fanout_load is used specific pins ( like input pins, not Outputs ports)


set_fanout_load 几乎不用了
就用
set_max_fanout 设下DRC limit就行了
那是不是也可以不设置set_max_fanout ,直接让DC根据库里的设置去定?

可以的,
做STA分析的时候是这样的,谁设的更加严格,用谁的,
比如 你设20 , .lib里面是30 ,那就用你的20做为limit
如果lib里面是10 ,那就用.lib的



    分析清楚啊~高人~

#3 #9 的讲解无比精彩 谢谢 受教

三楼的,相当牛了!

受教了~

DC user guide明明讲:
The set_fanout_load command sets the expected fanout load value for listed output ports.

分析的很清楚,受教了。

围观 围观

大家分析的都是很不错的哦,谢谢

仔细看一下UG里面的介绍这部分的图形就可以解释了

受教了


解释的到位!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top