Do we need a synchronizer between generated clock

我有一个30MHz的clock, 另外系统时钟产生的模块中有一个60Mhz的clock, 它是从30MHz二分频产生的。系统时钟产生的模块和后端本身会保证30MHz和60MHz的时钟的相位相同。
请问需要认为它们在两个时钟域吗?在两者之间的信号需要加synchonizer吗?
我觉得不需要，但又不太确定。

频率不一样，算两个时钟域吧

如果相位需要严格对齐，可以考虑用PLL

需要写好约束，建立generated clock与base clock的相位和延迟关系，保证跨域信号的setup/hold关系，不需要手动添加synchronizer，工具会自己满足setup/hold不出现亚稳态

所以最终还是需要synchronizer的?区别只是手动实现还是工具自动添加?

如果是整数倍频关系，不需要synchronizer，工具也不会自己添加synchronizer，布线工具会自己调整延时满足setup/hold，如果满足不了就报违例...

@eggcar, 谢谢，我认为是对的。有些不确定。