微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 问问大家否怎么使用time designer的?感觉用timegen很方便

问问大家否怎么使用time designer的?感觉用timegen很方便

时间:10-02 整理:3721RD 点击:
小弟做fgpa的,想写代码时先画下时序图,做到心中有数!感觉timedesigner太复杂了!timegen能比较快的得到我想要的波形,但是缺陷是好像不能产生derived 的signal/clk;大家怎么看,欢迎讨论下

我是初学,有没有比较好的例子。

习惯就好

thx for sharing

time designer

我是初学,有没有比较好的例子

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top