微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > VHDL仿真时出现warning

VHDL仿真时出现warning

时间:10-02 整理:3721RD 点击:
VHDL仿真时出现warning如下:# ** Warning: There is an 'U'|'X'|'W'|'Z'|'-' in an arithmetic operand, the result will be 'X'(es).
#    Time: 0 ns  Iteration: 0  Instance: /comp_module1_unit_testbench

请问什么原因,仿真波形显示并没有错误。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top