XILINX DDR3控制器MIG核问题请教

时间：10-02 整理：3721RD 点击：

最近在弄DDR的操作，遇到点问题，请大牛们指导一下。情况是这样的，我使用MIG核来控制内存条上的DDR3（颗粒类型是MT8KTF51264HZ-1G6）：
1、控制器的操作总线是AXI总线
2、DDR速度设置为533.33MHZ，由系统200MHZ时钟倍频来的，AXI总线时钟为533.33/2
3、自己写的AXI控制模块控制MIG核
以533.33MHZ时钟工作时，读写的数据都是正确的，当我把时钟提高到667MHZ或800MHZ时，读写的数据会有错误发生。个人认为应该是需要时序约束，但是没有接触过这一块，弄过的大牛们有什么见解?约束的话除了约束DDR的差分时钟还需要约束什么东西吗?

上一篇：在linux中用vcs跑systemverilog，输入数据量稍微大一点就会报错
下一篇：SSRAM乒乓操作

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器

栏目分类