微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 在linux中用vcs跑systemverilog,输入数据量稍微大一点就会报错

在linux中用vcs跑systemverilog,输入数据量稍微大一点就会报错

时间:10-02 整理:3721RD 点击:



各位大神,我用vcs跑systemverilog,输入数据量300的时候可以跑通,但是稍微一大(比如500)就会出现这样的情况,也没有输出core文件,ulimit指令也没用,现在就无从下手了。
大家知道是什么情况吗,或者有什么建议吗?
多谢啦

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top