questasim仿真时wave和transcript失踪

时间：10-02 整理：3721RD 点击：

现象：脚本命令运行tcl后transcript打印加载v文件和库文件，wave窗口跳出后没有添加net，transcript消失，仿真运行的暂停和停止框也不在。以为是软件问题，但是运行其他仿真工程可以正常使用；怀疑是代码问题，版本回退到之前可以run的版本还是同样的现象，疑惑了……第一次碰上这种奇葩bug，求解决方法~

这就是最以后一顶了帮你顶一下

不要沉，自己顶！d=====(￣▽￣*)b

上一篇：关于FPGA实现STM64收发问题
下一篇：PCIE核的testbench仿真文件编写

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器