微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于FPGA实现STM64收发问题

关于FPGA实现STM64收发问题

时间:10-02 整理:3721RD 点击:
各位好,最近我这在做FPGA的SDH-STM64帧的收发解析,基于一个FNP2024的开发平台,Altera的FPGA,目前接收已经可以正常输出PPP帧净荷了,在做发送的时候有一个疑问,就是协议书上有提到SDH网是需要做成时钟同步的,我的理解是接收的时钟是从线路恢复输出的,是和上一级发送设备所同步,但是本地接口的发送时钟怎么办呢?是需要也用到这个恢复出来的时钟来做么?还是说可以直接用本地的时钟晶振来做发送时钟?

有木有大神来指导一下啊,SDH接口相关

都可以哟,
用本地晶振做参考时钟则按照本地时钟的频率(可能与接收时钟存在频偏),
用恢复时钟做参考时钟则可以完全与接收同步;

使用transceiver里的txoutclk,不需要你自己生成,例化完就有

我这里使用的Xilinx的FPGA,最后的都是用的transceiver IP核实现串并转换的

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top