verilog的一维数组赋值问题请教各方豪杰

大家好，请问一位数组是否可以将值赋值给另一个一维数组?如下：
reg [31:0] udp_data [301:0];    //一维数组reg [15:0] angval [23:0];
reg [15:0] distval [23:0];
reg [7:0] intenval [23:0];

always @(*)
begin  
udp_data[0]<= {8'hff,8'hee,angval[0][7:0],angval[0][15:8]};
udp_data[1]<= {distval[0][7:0],distval[0][15:8],intenval[0],8'h00};
......
......
end

请问下这种赋值方式可行吗?
目的就是将angval ，distval ，intenval 三组传感器采集过来的数据，赋值给udp_data 送入RAM通过网口发送给PC，做到实时更新数据。
谢谢！

自己顶

reg [31:0] udp_data [301:0];
我觉得应该是下面的吧
reg [31:0] udp_data [0:301];
上面那种写法也没问题，能对上号就行。
可以那么赋值

没问题的

应该可以的。

没问题

好好地

多谢楼上几位豪杰，确实没问题~