微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 加入PWM模块,资源爆了

加入PWM模块,资源爆了

时间:10-02 整理:3721RD 点击:
主程序  LUT使用为9000+,PWM模块 LUT使用为2000+
我往主程序添加PWM模块,发现LUT使用数量竟然为84000+
我主程序往PWM模块中输入V和W   PWM模块负责计算占空比以及生成PWM信号,用了18位的乘法和 36位的除法。
有大神可以帮我分析下吗?

除法怎么实现的?直接用除号资源利用不能小看。



    我除法是直接 通过"/" 号实现的,我想利用divider ip 来实现,但是找不到教程,而且我的是36位除法,div_gen_v3_0只支持32位的

在FPGA里最好别用乘除法,实在不行的话用IP核会好些



    我乘法试了用IP核,除法没有,资源还是爆掉,我想请教下如何设置36位的除法IP核,谢谢。

找官方手册看



    我已经用了36位的除法ip核,但是MAP速度太慢了,我现在只是测试一个小程序,有办法解决MAP过慢的问题吗?

你用的是xilinx还是Altera


我用的是XILINX的,我用带除法IP核的PWM模块加进主程序内,资源还是爆了,跟我直接用“ /” 号遇到的情况一样。

用xilinx的DSP48模块试试



   老哥   哪里有这个选项?我的是36位的除法

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top