微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教:关于DC输出网表格式问题

请教:关于DC输出网表格式问题

时间:10-02 整理:3721RD 点击:
dc综合时,无论怎么设置输出格式,最终生成的网表中,ip库单元(如eflash)总线端口的例化名上总会被加上/。如eflash的地址线ADDR[12:0],综合后网表中就成了(./ADDR[12]   (eflash_addr[12])),(./ADDR[11]   (eflash_addr[11])),等。请问各位大虾,这个问题该怎么解决呢?怎么才能去掉前面的/?急等回答,谢谢!

change_name

change_names只能改网表中的名字,我说的是IP例化是的名字前怎么都有一个斜杠(./ADDR[12]   (eflash_addr[12]))

change_names -hier -rule verilog ,就不会有/

我是这么用的,eflash ip读进去的是个.db格式,无论我怎么change_names最后出来的网表中例化的都是(./ADDR[12]   (eflash_addr[12]))

还没解决吗?


我的综合之后 是这样的
  HDR_DRNQ_1 q_reg_1_ ( .D(\din[0] ), .CK(clk), .RDN(rst_n), .Q(\q[1] ) );
  HDR_DRNQ_1 q_reg_0_ ( .D(\din[1] ), .CK(clk), .RDN(rst_n), .Q(\q[0] ) );
   
改名字的都在这里:
define_name_rules rule0 -restricted "\!\@\#\$\%\^\&\*\(\)\/\-\"\{\}" -case_insensitive -map {{{"%s_%d","%s[%d]"}}} -type net -target_bus_naming_style {%s[%d]}
define_name_rules rule1 -restricted "\!\@\#\$\%\^\&\*\(\)\/\-\"\{\}" -case_insensitive -map {{{"%s_%d","%s[%d]"}}} -type cell -target_bus_naming_style {%s[%d]}
define_name_rules rule2 -restricted "\!\@\#\$\%\^\&\*\(\)\/\-\"\{\}" -case_insensitive -map {{{"%s_%d","%s[%d]"}}} -type port -target_bus_naming_style {%s[%d]}
define_name_rules rule3 -remove_port_bus
define_name_rules rule4 -case_insensitive -map {{{"_reg_%d","_reg[%d]"}}}

set bus_dimension_separator_style "[]"
#set bus_naming_style      {%s_%d}
set bus_naming_style {%s[%d]}
change_names -hier -rule verilog
change_names -rule rule0 -hierarchy
change_names -rule rule1 -hierarchy
change_names -rule rule2 -hierarchy
change_names -rule rule3 -hierarchy
change_names -rule rule4 -hierarchy

能不能帮忙看看怎么回事
我想得到
  HDR_DRNQ_1 q_reg_1 ( .D(din[0] ), .CK(clk), .RDN(rst_n), .Q(q[1] ) );
  HDR_DRNQ_1 q_reg_0 ( .D(din[1] ), .CK(clk), .RDN(rst_n), .Q(q[0] ) );

多谢啦

不需要定义name rule ,出netlist之前用change_name就可以了。



   不知道小编采用什么方法解决该问题的?

ding以下~

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top