ISE中ROM核的使用问题

时间：10-02 整理：3721RD 点击：

最近使用ROM核时，遇到两个问题，求大神指教：1从原工程中复制了一个版本，更改IP核的参数设置，更新.coe文件，点击generate生成成功后，再次对工程进行综合布线，都没有报错，但是调试时发现rom核里的数据是错误的，再次打开rom核，核的设置竟然变成了初始状态。但是从原工程中复制的其他版本并没有出现这个问题。
2只更新rom核的.coe文件，再次生成rom核后，IP核中显示的.coe文件是新的文件内容，但是仿真时，程序中显示的是旧版本的内容。

重新生成ipcore 试试，或者是你的coe文件格式不对

修改设置的参数，或者更新coe文件后，都有点击generate，但是问题还是会出现。除非把这个核Remove，再重新添加，才能解决这两个问题。我后来又重新把原工程复制了一个版本，进行同样的操作，结果就完成正确了，没有碰到上述的两个问题。我想知道为什么会出现上述的错误.

更新rom时好像必须删掉重新生成一个新的core，如果直接调用coe文件本来的文件不会被更新掉。以前同样遇到过这个问题

如果只更新coe的内容，一般只要用新的文件代替旧的文件，重新生成一下核就可以了。我之前都是这样做的，但是不知道这个工程哪出错了，这样做，用cdc抓取数据时竟然显示的是旧版本的内容

这个确实有点奇怪，我也没弄清楚。为了保险起见每次都删掉重新生成

上一篇：xilinx如何将pll输出的时钟输出到fpga外部管脚上
下一篇：FPGA 100M以太网RMII接口驱动前导符少一个字节

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类