请问这里有木有做数字滤波器的大神啊？

时间：10-02 整理：3721RD 点击：

【求助帖】
请问论坛中有木有做数字抽取滤波器的大神啊，小弟有些问题想请教请教：
1，数字抽取滤波器的一般结构是什么?到底是“CIC+补偿滤波器+半带滤波器”的结构好，还是“CIC+补偿滤波器+半带滤波器+低通FIR”的结
构好?请问“CIC+半带滤波器+补偿滤波器”的结构是否可行?（因为中间隔了一级半带滤波器，此时的补偿滤波器怎么对CIC进行补偿）
2，应用于音频系统中的Sigma-delta ADC 中的数字抽取滤波器的带宽一般是20KHz左右，这个频率一般可以作为滤波器的通带边界频率，那么其阻带边界频率呢?一般是多少?

以前看过，具体没有做过，对于第一个问题，建议你先了解清楚每一个滤波器的作用是什么，这样自然会明白到底需不需要最后的FIR。

恩恩，你说的这个我知道，并且已经通过建模仿真得出结论，那么第一个问题的后面部分呢?您知道吗?还有第2个问题，如果您知道的话请指导一下我，谢谢啦！

如果用XILINX的IP核的话，里边插值抽取都是可以配置的，很方便

选CIC主要是不用乘法器，适用于带宽较小的，通信上象GSM，可以做下采样；
补偿可能是对CIC的通带进行补偿，使通带大一些，比如，通阻带边界有部分上升然后再下去；
这样一般是CIC抽取的倍率较大，加上后面的补偿和半带资源消耗较小；

因为没有具体实现过，所以不能确定！抱歉！

这个我知道，谢谢告知啦

恩恩，这些我都知道，谢谢告知啦，主要是我这边上面指标要求都没给全，要我自己去定，所以我才来求助。

Soga，没事没事，还是要谢谢啦

想问小编做的怎么样了，我的刚用matlab生成Verilog，感觉心里好没底啊，小编能贴张电路成果图不?

mark 以下

先记上

上一篇：请教：vivado中如何分配差分lvds管脚啊？
下一篇：VIVAO如何用DDS IP核生成一个正弦波？

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类