微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教:vivado中如何分配差分lvds管脚啊?

请教:vivado中如何分配差分lvds管脚啊?

时间:10-02 整理:3721RD 点击:
在vivado中分配FPGA->DAC的管脚,差分lvds标准的,如何分配?请高手帮忙指点!
多谢!

请高手帮忙指点



   vivado里面怎么设置差分管脚啊,高手请指点

我也想知道,为什么我分配的差分引脚的信号摆幅是3.3V。我是输出固定的后用电压表量的。怀疑动态输出可能就好了.其实是我信元不够了


能指教一下怎么分配差分管脚吗,貌似与直接分配普通io不一样

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top