ISE综合以后，没有ERROR,也没有资源报告，但是仿真结果却是对的？这是怎么回事

大概的情形是，为了将自己设计的电路与其他人的结果进行对比，就在ISE上换了一个型号的FPGA，重新建工程，重新生成IP-CORE，但是综合的时候，一下子就跑完了，啥也没有，但仿真结果却是对的.....一些截图：

用的是ISE13.4, FPGA型号是V6,以前用S3跑同样的工程完全没问题啊，这次不知道是什么原因....
求大神们指导指导

看*.log *.rpt *.ise之类的dump出来的文本里有什么信息

你确定综合跑完了?仿真跟你综合没半毛钱的关系啊