微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > Block ram 改变初始化内容,是否必须重新综合,布局布线?

Block ram 改变初始化内容,是否必须重新综合,布局布线?

时间:10-02 整理:3721RD 点击:
如题:
Block ram 改变初始化内容,是否必须重新综合,布局布线?
这样的话会浪费很多时间,尤其是工程很大的时候,有没有在布线后可以替换一个什么文件(like,初始化的 .coe文件),而直接生成bitfile,多谢?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top