控制讯号输出使用flipflop问题
时间:10-02
整理:3721RD
点击:
請問,
請輸入文字、網址,您也可翻譯文件。
取消
您是不是要查: 控制輸出訊號使用flip flop問題
我现在有一级流水线需要使用控制讯号ack和req输出及输出,
那需要怎么做才能控制ack输入到输出延迟 1个时钟周期问题?(输出需使用flipflop)
方便能否画图,
谢谢
請輸入文字、網址,您也可翻譯文件。
取消
Wǒ xiànzài yǒu yījí liúshuǐxiàn xūyào shǐyòng kòngzhì xùnhào ack hé req shūchū jí shūchū
您是不是要查: 控制輸出訊號使用flip flop問題
我现在有一级流水线需要使用控制讯号ack和req输出及输出,
那需要怎么做才能控制ack输入到输出延迟 1个时钟周期问题?(输出需使用flipflop)
方便能否画图,
谢谢
补充上一级跟下一级时钟一致
