ddr2仿真模型问题

向各位请教一下。
现在我采用美光下载的DDR2模型，进行modelsim仿真。外接DDR2是美光的NT5TU32M16DG。
ddr2控制器是采用Quartusii11.0生成的，选择了enable half rate bridge。
编译什么的都没问题，就是在仿真过程中报了很多时序不对的错误，然后说是预充电失败，然后就中断仿真了。这是怎么回事呢?
在仿真模型中，各种速率我都选择过了，都不行噢。请教各位啦~
最终报错：
# top_testbench.U_top.b2v_ddr2.cmd_task: at time 3907905.0 ps ERROR: Precharge All Failure.  Auto Precharge is scheduled.
报错：
top_testbench.U_top.b2v_ddr2.main: at time 1695025.0 ps ERROR:   tIS violation on ADDR  2 by 185.0 ps
# top_testbench.U_top.b2v_ddr2.main: at time 1695025.0 ps ERROR:   tIS violation on ADDR  4 by 185.0 ps
# top_testbench.U_top.b2v_ddr2.main: at time 1695025.0 ps ERROR:   tIS violation on ADDR  5 by 185.0 ps
# top_testbench.U_top.b2v_ddr2.chk_err: at time 1695025.0 ps ERROR:  tRFC violation during Read     
# top_testbench.U_top.b2v_ddr2.cmd_task: at time 1695025.0 ps INFO: Read      bank 0 col 028, auto precharge 0
# top_testbench.U_top.b2v_ddr2.main: at time 1695065.0 ps ERROR:   tIS violation on ADDR  4 by 145.0 ps
……………………
…………
……

先检查一下你设计的输出是否满足要求。

    仿真中断了啊，怎么查看哩?

你自己的设计有问题，没有满足时序要求。不用找Model的问题，肯定是你的错。

    也不可能是DDR2控制器IP的问题吗?因为我更新过几次噢?

我只用过他家的phy,没用过controller,不好说是不是有问题，但是model都是很成熟了才会放出来的，所以你不用纠结是不是model的问题，至于controller，问题也不会太大，毕竟是成熟的商业ip,你最好查一下连接，然后再仔细看一下波形。

从LOG上看有可能是控制器IP和DDR模型速率不匹配，建议LZ查下
1. 输入给系统的时钟（与IP生成时设置是否相同）
2. PLL输出给DDR时钟多少（应与DDR模型的速率配置匹配）
3.从LOG上看DDR是否初始化完成，PHY的校验是否完成，（若是美光的模型，可以打开.vh文件里面的DEBUG功能，便于查错）
希望对你有用

    哥们，你用的DDR2还是3的PHY啊，控制器和PHY的适配是自己写的吗?
我在用DDR3的PHY，有点问题想请教你啊

DDR2，没用过DDR3

最近也在弄DDR2  很多问题不清楚啊。

我到哪里可以下载到model

小编，你好，我想问下你下载的镁光的ddr2仿真模型，是建立的ddr2 memory controller还是ddr2 SDRAM了

建立的这个仿真模型，是不是还需要外接ddr2芯片了

方便加下qq435319856讨论下问题么，最近在做这方面的，还不是很懂、、、请教下

    ...仿真模型就是让在仿真中替换实际芯片的。实际就反过来。

查看一下延时设置正确么