微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > signal tap的局限性

signal tap的局限性

时间:10-02 整理:3721RD 点击:
signal tap采取的数据长度太短,有种管中窥豹,不见泰山的感觉,因为波形的周期比较长,整个signal tap窗口仅能截取整个周期的一截(sample depth已经调为128),真是难受,看不到完整的波形,无法判断是否正确,因此我想把数据保存下来用matlab分析一下,那么就产生了以下几个问题:
1.是否保存下来的数据只能是128的深度,如果是,就完全没有必要了,因为我想看连续的远远大于128深度的数据(完整的波形)。
2.我百度了以下,各种读取的方法,但是我的matlab是2016a版本的,竟然没有alt_signaltap_run这个命令,真是蛋疼。
有没有什么好的方法呢 ,还是说signal tap的能量已经用尽了,只能认命了。

128K不够用,可以试试设置Storage Condition,避免存下没用的数据
还不够那就只能自己写个逻辑存到DDRx里去再慢慢读出来了

我记得采样深度是可以设的,当然前提是你有足够多的RAM?

还是你的fpga不够牛逼 没有太多的资源

确实是可以设,当时魔怔了,看的文档说,设置的越大越好,这里用128,我就以为128是最大的,后来终于出波形后,心里默定是128,从来没在想过调一调深度,重新设置了以下,改成4k的,可以看到完整的波形了。
谢谢回答。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top