微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > Quartus里的RAM clock 问题

Quartus里的RAM clock 问题

时间:10-02 整理:3721RD 点击:
我现在需要一个RAM,但是端口不用clock,也就是读写数据不用clock,请问怎么使用altera自带的RAM
(ram ip 里是带clock,仿真了一下没有clock数据出不来的)。

不用clock读写的RAM,在FPGA不可能的,只有rom可以不要时钟去读

do you mean 2x2 reg array? no the ram can`t

用锁存器

这中只能是小的register file.可以自己手工写代码.



    能否讲详细点?
   怎么用锁存器?是不是写成一下代码?但是以下出现很多的锁存警告
module ram( addm, cs_n, we_n, din, dout );
    input[2:0] addm;
    input cs_n;
    input we_n;
    input [7:0] din;
    output [7:0]dout;
    reg [7:0] dout;
    reg [7:0] ram1[7:0];
    always @ (*)
    begin
        if(cs_n) dout <= 8'b0000_0000;
        else if(we_n) dout <= ram1[addm];
        else ram1[addm] <= din;
      
    end endmodule



    用锁存器是肯定有警告的



   为什么不可能... 能详细一点吗? rom 为什么又可以 为什么说是FPGA 不可能... 难道其它的可以吗?
    刚刚入门FPGA  所以是弱弱.... 求教

回帖赚钱



   别这么设计


自带的rom,不要时钟也不行,刚测试

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top