微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > Virtex-5系列FPGA对时钟的要求

Virtex-5系列FPGA对时钟的要求

时间:10-02 整理:3721RD 点击:
求助群里的前辈,目前正在使用一款V5 FPGA,xc5vlx110tff1136,因为需要用一款时钟缓冲芯片,所以需要了解精度是否满足要求,手册看了很久也没看见它哪里对时钟精度提出了要求,望各位大神指点一二

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top