Xilinx的HLS出来后，verilog语言会被淘汰吗？

verilog作为描述语言的作用短期内应该不会被替换

以后 是不是FPGA都 能像DSP ARM 一样直接C 就搞定

不可能的。

今天刚参加了club vivado, 有30%的时间在谈HLS这块，算是猛推吧。
也大可不必紧张，HLS的主要应用场景在与算法相关更密切的应用上，比如DSP，图像处理，需要大量
C语言编码，然后再转成RTL实现的需求上。这块也谈了很多年了，比如matlab FIR转RTL等。作为快速开发模型，这块有其强项，但是在质量上面，仍然不是RTL能比，大可不必恐慌。
另外，HLS重点在于算法，但是RTL仍有大量的应用在传输与接口方面，比如高速接口，串行的、DDR等，这块也是HLS无法发力的，当然现在IP做得也较成熟，要做的工作越来越轻松。一句话，以后玩vivado就是玩AXI啊。

HLS，只是将做好的IP核封装下，算法久调用这些IP核。如果遇见逻辑的问题和时序的优化等都是HLS搞不定的。

淘汰就淘汰，一个语言而已，好比systemc 他也有RTL层次的描述，换什么语言，有些东西不可能避免，必须有东西去描述控制，时序，对我们来说还来换去都是一样的东西，只是描述的方法和层次不一样。所以完全没必要担心，好好做设计，换语言了换就行了，我觉得不管综合层次怎么变，我们要关心的东西永远不会变，比如我们实现某个协议，我主要关心的还是协议本身，然后用什么语言实现它。

语言换不换 无所谓， 你担心的应该是， 将来会不会一个CS 专业的毕业生， 用C 就算能编写FPGA， 答案是不会的 至少10年内是不会的，使用高级语言来编写设计系统级的硬件设计， 然后软件自动完成所有的底层工作， 肯定是EDA 的大方向， 但是能实现多少 或者是我们有生之年能不能看到还是个问题...

同意2楼的说法，3G这么多年了 2G的还在用
一个成功的东西不是那么容易淘汰的

估计短期内不会被淘汰

新手围观一下

还不如期待verilog赶紧出个大版本更新。2001真是太挫了，大量本该pre compile的功能现在都只能指望script来实现

应该不会吧，还在学习Verilog呢！

非常同意此说法，设计是根本，描述语言只是一个表达方式