微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 谁知道serdes两端时钟补偿的原理?求大神

谁知道serdes两端时钟补偿的原理?求大神

时间:10-02 整理:3721RD 点击:
比如aurora这种,它究竟用什么方法来补偿2端的时钟频差呢? 还有,为何2端时钟频差会造成异步通信的bit error? 小弟拜谢!

高速串行口的通信链路上因为不需要单独的时钟接口,所以接受端会从rxd线上去恢复时钟,如果两端用的参考时钟并非同源,这样的话就需要每隔一段时间去发送特定的CC字符对两端的时钟做一个校准,防止链路上因为时钟的相位偏差导致传输错误。

关注一下!



   同TS粉

同问,求大神!

使用“训练序列” 或“参考信号”,即source和sink两端都知道的某些特定的patterns,

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top